南亞科技股份有限公司
Open positions
測試生產工程師
1.晶圓轉運出貨目標之達成 2.晶圓裝箱打包、堆高機運送執行 3.晶圓出貨與達交，及作業改善 『具工作經驗者，薪資另議』
IC佈局工程師
1.Frame layout design and generation. 2.Tapeout data preparation 3.Optical kerf and test mask layout. 4.Kerf layout library maintain. 『具工作經驗者，薪資另議』
黃光製程開發工程師(R&D Photo Process Development)
1.監控線上SPC Chart，並針對異常部分即時處理。 2.製程異常分析，並維護產品品質。 3.可以輪替值班為佳，協助線上處理異常。 『具工作經驗者，薪資另議』
〔研發替代役〕IC設計工程師
記憶體電路設計與電腦輔助程式開發
工安ERT工程師
一、協助新廠區(擴)營建工程相關工地工安巡視與管理稽核，以維持營造施工安全。 二、半導體晶圓廠區輪班巡檢工作。 三、管理表單、缺失複查、分析統計與改善簡報等文書作業。 四、異常時緊急應變處理與調查。 五、配合協辦相關法令業務(網路)申報或作業。 六、協辦相關教育訓練。 七、配合環安衛管理系統業務之執行。 『具工作經驗者，薪資另議』
SEM+FIB實驗室管理人員
1.SEM+FIB實驗室人員、設備管理及維護 2.報告Review及撰寫 3.具備DRAM製作流程知識為佳
AUP_CMP先進製程開發值班工程師
(1) 協助研發新產品試產。 (2) 良率提升改善及可靠度改善。 (3) 研發產品製程異常分析。 (4) 專案執行或技術論文、改善提案、知識文件、專利等撰寫。 (5) 例行性報表整理與輸出(日報/週報/月報)。 (6) 需配合支援日夜值班工作。 『具工作經驗者，薪資另議』
資深數位IC設計工程師
DRAM數位邏輯電路設計 『具工作經驗者，薪資另議』
DRAM IC設計工程師
DRAM IC circuit design: 1. Digital circuit design, Mixed Signal design , design verified by Verilog and Hspice 2. 需理解數位邏輯及CMOS元件動作, 可建立電路及模擬驗證 3. 對 Array structure & memory periphery control 有經驗佳 4. 對 High speed…
品質系統工程師
1.ISO 9001/IATF16949/QC08000/ISO26262等品質系統建立維護與持續改善 2.內/外部稽核、自主稽核規劃執行與客戶稽核報告 3.車用品質系統6大核心手冊與VDA相關標準規劃 4.品質系統相關教育訓練 5.客戶滿意度調查與報告 6.品質月會管理審查會議報告彙整與會議規劃 7.客戶問卷處裡 8.校正與MSA執行規劃 9.品質相關電子系統如CAR, 8D, 問卷…等維護改善 10.部門專案執行 11.其他交辦事項
CAD工程師
1.建置、維護IC設計流程 (CAD/Frontend /Backend/Layout Flow)。 2.管理並優化EDA工具與授權 。 3.協助開發內部自動化工具與設計平台。 4.支援前後端設計團隊處理工具、流程與驗證相關問題。 5.規劃與撰寫流程操作文件，提供內部技術支援。 『具工作經驗者，薪資另議』
法務計劃經理
中英文合約審閱、國內外爭訟管理、國內外法律風險管控及其他交辦事項
〔研發替代役〕數位電路設計工程師
1.高速動態隨機存取記憶體周邊電路設計。 2.高速DLL、Clock Tree及IO timing設計及功能驗證。 3.動態隨機存取記憶體功能設計及驗證。
〔研發替代役〕類比電路設計工程師
1.類比電路設計 2.撰寫類比電路設計報告
3DIC研發製程工程師
本職位是一個具有重要性及發展潛力的工作，將負責半導體製程開發和日常維護作業，是一個充滿挑戰和成就感的職務。 負責半導體製程的開發、改善、最適化設計，提高良率，解決技術問題，與團隊合作推動半導體產品的生產等。 歡迎有興趣且符合資格的求職者申請本職位，一同創造半導體產業的未來！
法務專案經理/管理師
國際法規遵循、中英文合約審閱、國內外爭訟管理、法律風險管理、法律議題研究與諮詢，其他交辦事項。
(研發替代役)IC佈局工程師
1.Frame layout design and generation. 2.Tapeout data preparation 3.Optical kerf and test mask layout. 4.Kerf layout library maintain. 『具工作經驗者，薪資另議』
資深類比電路設計工程師
記憶體power system 設計 『具工作經驗者，薪資另議』
資深高速I/O電路設計工程師
記憶體Receiver 和 OCD (I/O 電路) 設計
DRAM核心元件開發佈局工程師
1.DRAM Core kit layout design and management. (Core kit include Memory bit, Core circuit, Conjunction, TSV.....) 2.New memory Core kit layout design. 3.Foundry/Custom Core kit layout design and management.…