Realtek

SoC整合專案副理/專案經理

工作項目： 1. SOC integrator! A challenging job for integrating the designs from over 100 digital designers and tens of analog designers. A challenging job of using deep submicron process. 2. Building & Improving the…

Verilog

SOC 數位IC驗證工程師/資深工程師(DV)

New APACSenior

Bluetooth Perl Python SerDes SystemVerilog +2 skills

Key qualifications: 1. Master degree or above with EE or CS background 2. Familiar with SystemVerilog and Verilog 3. Exposure to OVM/UVM/VMM methodology 4. Exposure to constrained-random based verification environment…

SOC數位IC驗證副理/經理(DV)

SystemVerilog Uvm Verilog

Key qualifications: 1. MS degree with EE or CS background 2. Familiar with SystemVerilog and Verilog 3. Exposure to OVM/UVM/VMM methodology 4. Exposure to constrained-random based verification environment 5. Exposure…

Ethernet數位IC設計工程師C1

工作項目： 10G Server NIC MAC開發與驗證、後段整合，如： 1. Digital IC design. 2. Chip Integration. 3. FPGA verification. 應徵條件： 1. 碩士以上; 電機工程、電信工程、電子工程、通訊工程相關科系畢業為主。 2. 熟悉 Verilog, DCG, VCS, PrimeTime, Spyglass. 3. 精通英文。 4. 具相關經驗者為佳。

FPGA Verilog

WLAN數位IC驗證工程師

Perl SystemVerilog Tcl Verilog VHDL

1. MS degree or above with EE or CS background 2. 1 year experience or above in IC design/verification 3. Familiar with SystemVerilog and Vera. Verilog or VHDL familiarity an advantage 4. Good knowledge on Wireless…

116年度研發替代役&預聘_應屆畢業人才-數位IC驗證工程師

New APACJunior

C++ SystemVerilog Verilog

應徵條件： 1. 瑞昱強力招募(1)116年度研發替代役及(2)預聘116年應屆畢業之碩士、博士生。 2. 碩士以上之電子、電機、電信、電控、資工、資科等相關科系，並具備下列任一條件者佳： a. 熟悉 C/C++、硬體描述語言 (Verilog) 和驗證語言 (Vera/systemVerilog)。 b. 具 IC 設計經驗者佳。 c. 對晶片設計驗證或程式設計有濃厚興趣者。

高效能運算(HPC)處理器軟體工程師T1

工作項目： 1. Software and utility development for ARM Architecture based Complex CPU Subsystem Platform 2. CPU function validation and testing software development 3. CPU post-silicon issue analysis, debug & resolving…

Verilog

SLD數位IC設計工程師/資深工程師

New APACSenior