AEC/ACC DSP 應用 / 電路設計工程師

整合第三方 DSP/重定時器晶片 — 如 Marvell、Broadcom、Astera Labs
負責電路啟動（Bring-up）後的 DSP 調校與鏈結適應性最佳化
量測並定義系統級重定時器的效能表現（如誤碼率 BER、眼圖開口、抖動）
與晶片廠商協調，以進行韌體與暫存器對照表（Register Map）的更新
提供調校回饋給硬體與韌體團隊