eNVM design Engineer_竹科

負責 eNVM IP 開發
1.負責標準eNVM IP　電路模擬及驗證
2.負責Verilog Model 產生及驗證以確保品質
3.負責Testchip 電路設計及模擬，驗證
4.負責 Data Sheet 驗證以確保品質

Requirements

1.Circuit design Knowledge

2.Semiconductor Device Knowledge

3.EDA Views Knowledge

4.EDA tools Knowledge