FPGA開発エンジニア

仕事内容

製造が終わったASICの代わりになるFPGAを開発していただきます。
実務経験が1年以上あればOK！

■ ASIC置換のFPGA開発で、できることを一つずつ増やしていく
RTL設計から検証環境の構築、タイミング検証まで、FPGA開発の工程を一通り経験できます。
経験年数が短くても大丈夫。
いま持っている力を入口に、次の工程へ進んでいただけます。

―＜ 仕事の一例 ＞―
・ASICの代替となるFPGAの開発
・Verilog-HDL・SystemVerilogでのRTL設計
・シミュレーション環境の構築と機能検証
・インプリメンテーションとタイミング検証
・実機評価

―――

■ 次にやりたいことが見つかったら
当社のポスティング制度は、入社1年以上の社員が対象。
回路設計から、FPGA設計や組込ソフト、PLC制御へ広げる道があります。
技術の現場を離れて、内勤で組織運営に携わる道を選んだ方もいます。

―――

■ 資格を取れば、収入に返ってきます
資格を取ると、難易度別の祝金に加えて、社内グレードの判定材料になります。
費用は会社が負担するので、挑戦しやすい環境です。

―――

■ 腰を据えて働ける条件です
時間外手当は1分ごとに計算します。
勤務地は固定です。
キャリア相談窓口もあるので、働き方の悩みを相談できます。

―――

■ まずは気軽にご応募ください
書類選考のあと、オンライン面接を1～2回行います。
内定までは約10日が目安です。

応募資格

■ 必須
・Verilog-HDLまたはSystemVerilogでのRTL設計の実務経験が1年以上ある方
・FPGA開発の経験
・論理シミュレーションと検証の経験
◎Native Japanese speaking skill is required

■ 歓迎（必須ではありません）
・インプリメンテーションとタイミング検証の経験
・実機評価の経験

勤務地・交通

神奈川県横浜市

◇ 転勤なし

勤務時間

※プロジェクトにより異なります。
残業代は1分単位で計算し、全額を支給します。固定残業代・みなし残業制度はありません。

給与

39万2,000円 ～ 47万3,000円

★別途、時間外手当（1分単位で全額支給）、賞与年2回、昇給年2回、各種手当（家族手当・赴任手当ほか）
★ご経験・担当できる工程を踏まえ、話し合いのうえ決定します。

休日休暇

休日・休暇は、プロジェクト・配属先企業のカレンダーによります。
◼︎完全週休2日制/土日休み
◼︎有給休暇（初年度10日）
◼︎特別休暇（慶弔その他）
◼︎産前・産後休暇
◼︎育児休業・子の育児目的休暇
◼︎介護休業・介護休暇
◼︎年末年始休暇
◼︎夏季休暇

待遇・福利厚生

◼︎昇給：年2回／賞与：年2回
◼︎各種社会保険完備（健康保険・厚生年金保険・介護保険・雇用保険・労災保険）
◼︎通勤費全額支給（お車の場合はガソリン代を支給。社内規定あり）
◼︎家族手当（扶養者のみ）
◼︎借上社宅制度（社員寮）※単身・家族で利用可
◼︎引越費用全額会社負担（会社都合での転居の場合）
◼︎赴任旅費
◼︎赴任手当※規定あり
◼︎帰省旅費支給※規定あり
◼︎確定拠出年金制度（401K）
◼︎慶弔見舞金支給
◼︎資格取得祝金支給
◼︎研修制度
◼︎TOEIC団体受験割引
◼︎健康診断（定期・雇い入れ時）
◼︎メンタルヘルス研修
◼︎ストレスチェック
◼︎キャリア相談窓口
◼︎労働組合有
◼︎健康保険組合の直営保養所・会員保養施設を割引価格で利用可