NPU/AI/LLM IC Designer

Responsible for digital IP coding and micro-architecture design of low-power, high-performance LLM inference accelerators. Drive mapping of lightweight frameworks such as llama.cpp onto NPU, plan compute/memory subsystems, and optimize quantization & KV-cache for production-ready LLM SoCs. Write RTL specs and guide DV plans and P&R convergence for PPA targets.

1. 研讀規格。
2. IC數位邏輯線線路的研發設計。
3. IC數位邏輯線路模擬與合成。
4. FPGA的合成規劃與測試驗證。
5. IC的靜態時序分析 (Static Timing Analysis)。
6. IC佈局後的線路模擬。
7. 撰寫IC規格設計書。
8. IC的除錯與工程變更修改。
9. 協助系統應用部門的進行IC驗證版的規劃。