Physical Design Engineer

About

□ 퀀터라인을 소개합니다
• 퀀터라인(Quantaline)은 BOS Semiconductors(보스반도체) 100% 자회사로, 글로벌 고객을 대상으로 초미세공정 기반 SoC의 문제 해결(PDI)을 수행하는 전문 엔지니어링 조직입니다. 2026년 3월, 삼성 파운드리 VDP(Virtual Design Partners)로 공식 선정되었으며, 이는 초미세공정 SoC 설계 및 Physical Implementation / Verification 역량을 글로벌 수준에서 인정받았음을 의미합니다.

• 퀀터라인은 삼성 파운드리의 첨단 공정(2nm / 4nm / 5nm)을 기반으로 글로벌 자동차 OEM, AI, 데이터센터 및 고성능 시스템 기업의 SoC 프로젝트를 수행하고 있으며, 단순한 Design Service Provider(DSP)가 아닌 실제 제품 수준의 SoC 문제를 해결하는 기술 중심 조직으로 운영되고 있습니다. 또한, 보스반도체의 SoC 설계 조직과 긴밀히 협업하여 설계–검증–Physical Design–PDI–고객 대응까지 SoC Full Value Chain 경험이 가능한 엔지니어링 환경을 제공합니다.

• 현재 Mobility, Physical AI, High-Performance SoC 분야에서 글로벌 프로젝트를 수행하며 빠르게 성장하고 있습니다.

Responsibilities

• SoC Physical Design (Back-end) 설계
• P&R (Floorplan, Placement, CTS, Routing) 및 Timing Closure
• Full-chip / Top-level Physical Design
• Physical Verification (DRC / LVS)
• Signoff Power Estimation / Analysis / Verification
• On-chip PSI 분석
• Physical Design 관점 SoC 이슈 분석 및 PDI 참여
• 보스반도체 설계 리더와 공동 문제 해결
• 글로벌 고객 기술 이슈 대응

Requirements

• Physical Design (Floorplan & P&R) 실무 경험
• Physical Verification (Sign-off DRC / LVS) 경험
• CPU / GPU Hardening 경험
• SoC 또는 ASIC Physical Design 경험
• P&R 및 PV에 대한 이해
• ASIC / SoC 설계 Flow 이해
• Multi-Power / Low Power (UPF) 이해
• TCL 또는 Python Script 활용 경험
• 유관 분야 경력 3년 이상

Preferred

• Full-chip Physical Design 경험
• Full-chip Physical Verification 경험
• Script 작성 능력
• PSI 분석 경험
• Advanced Node 프로젝트 경험
• Physical Implementation 경험
• 해외 업무 수행 가능한 수준의 영어 구사력 보유자

Benefits

• Flexible Work Hours : 유연한 07~10시 시차 출근제 운영
• 패밀리 Day : 매월 마지막 금요일 12시 퇴근 가능
• Healthy Meal 제공 (아침, 점심, 저녁 3끼)
• 커피, 음료, 주먹밥 등 다양한 간식 무료 제공
• Motion Arm/Motion Desk : 건강한 근무 환경을 위해 개별 선택 가능
• 건강검진 프로그램 : 40세 이상 매년, 40세 미만 격년 1회
• 최적의 개발 환경 제공 : 듀얼 모니터 및 HPC서버, Wide Desk 제공
• 개인 생일선물 별도 제공
• 1시간 단위 연차 사용 가능
• 주 2회 영어 수업 제공(한국인 임직원 대상), 영어회화 앱(Speak) 이용 비용 지원
• 삼성전자 제품 임직원 몰 이용 가능
• 건물 내 헬스장 이용 가능(월 15,000원)
• 중소기업 소득세 감면 혜택(요건 충족 시), 중소기업 재직자 우대저축 제도 이용 가능