數位IC設計工程師R1
Posted
Description
工作項目：
1. HS design verification.
2. 開發 USB3.2及 PCIe4.0
3. DV協助 HS & RFC.
應徵條件：
1. 碩士以上; 電機工程、電信工程、電控工程、電子工程、資訊工程、自動控制、通訊工程相關科系畢業為主。
2. 具 HS/SERDES/DSP相關電路設計經驗者尤佳。
3. 具 design verification經驗者尤佳。
2 views 4 years ago
ASIC设计工程师
APAC
China
1. 微架构开发并提供相关spec及其他相关文档； 2. RTL相关编程并在满足设计目标的同时兼顾性能、功耗及面积优化； 3. 熟练运用低功耗、DFT、DFD及其他数字设计技术； 4. 与验证团队一起改进测试方案并调试未通过测试； 5. 修正lint、timing及其他问题； 6. 编写嵌入式微型控制器相关的固件代码； 7. 参与Silicon调试。 1. 电子工程或计算机工程硕士学位；5年及以上同岗位工作经验； 2.…
C++ GPU Perl Tcl Verilog
11 views 3 days ago
數位電路設計工程師 / Digital Design Engineer_PM50
APAC
Taiwan
Winbond Electronics is hiring a Digital Design Engineer in Hsinchu, Taiwan to design flash memory logic circuits, data integrity algorithms, and data protection circuits, working with process, CAD, product test, and FAE teams. Core tech: memory chip design with RTL and Verilog/UVM verification.
CAD Uvm
2 views last year
ASIC设计工程师（混合信号/高速接口）-芯片研发
APAC
China
1、高速接口IP架构建模以及分析； 2、高速接口IP数字RTL实现； 3、高速接口IP回片测试。 1、微电子、计算机等相关专业本科及以上学历，对芯片前端设计有深入理解，精通Verilog等硬件设计语言； 2、有高速接口、高速时钟等混合信号IP设计经验； 3、熟悉计算机体系结构，熟悉AMBA等总线接口协议； 4、熟练掌握常见的脚本语言，如TCL/Perl/Makefile/Python等。 加分选项：…
PCIe Perl
10 hours ago
RF工程師
APAC
Taiwan
工作說明 1.規劃Wearable / IOT產品的無線通訊系統 2.規劃並確保元件和系統的RF性能 3.規劃與研究RF系統的 4.設計RF電路 需求條件 1.具RF電路專業知識 2.具天線原理知識 3.了解電子元件特性 4.重視效率 5.溝通協調能力佳
2 views last year
ASIC设计工程师（混合信号/高速接口）-Data（北京）
APAC
China
1、高速接口IP架构建模以及分析； 2、高速接口IP数字RTL实现； 3、高速接口IP回片测试。 1、微电子、计算机等相关专业本科及以上学历，对芯片前端设计有深入理解，精通Verilog等硬件设计语言； 2、有高速接口、高速时钟等混合信号IP设计经验； 3、熟悉计算机体系结构，熟悉AMBA等总线接口协议； 4、熟练掌握常见的脚本语言，如TCL/Perl/Makefile/Python等。 加分项：…
PCIe Perl