数字后端工程师

1. 负责芯片从netlist到GDSII的全流程设计
2. 负责顶层、子系统或者模块的后端P&R设计，包括floorplan, placement、CTS、routing、timing closure、EMIR closure、PV clean等，实现顶层、子系统或者模块级别的PPA优化
3. 协同前端部门进行设计的迭代和优化

1. 本科及以上学历，微电子、电子工程、计算机、通信等相关专业，1年以上相关工作经验
2. 熟练使用Innovus, Fusion Complier/ICC2等相关工具
3. 熟练使用Tcl、Perl、Python、Shell等脚本语言
4. 具有clock mesh设计经验者优先
5. 具有PCIe、DDR和D2D（HSS）相关经验者优先
6. 具有高性能实现相关经验，对PPA 优化有个人的理解者优先
7. 具有SOC timing signoff经验者优先
8. 认真负责的工作态度、良好的团队合作和交流沟通能力