SI 工程師/資深SI 工程師/ SI Manager (主管)

Senior / Lead Engineer (資深 SI 工程師)：

高速訊號模擬與分析：執行 High-speed SerDes (PCIe, CXL, Ethernet, NVLink) 的 pre-layout & post-layout SI 模擬（Channel Simulation, Transient, S-parameter extraction）

PCB 疊構與 Trace 規範制定：規劃 PCB Stackup、Impedance Table、Routing Rule (Min. Gap, Via Anti-pad, Length Matching, Crosstalk Avoidance and etc.)

實驗室量測與驗證 (Correlation)：使用 VNA、TDR、Real-time Oscilloscope 進行訊號量測，並與模擬結果做 Cross-probing / Correlation 修正模擬模型

Issue Debugging：針對生產量產或驗證階段出現的 Signal Degradation、Eye Diagram Closure、Jitter 過高或 Crosstalk 問題進行分析與處置

基本條件：
電腦工程、電機工程、電子工程等相關學科之學士或碩士學位

經驗要求：
SI Engineer：3 年以上 Server / High-Speed Board 等相關產品之 SI/PI 設計與驗證經驗
SI Lead Engineer：8 年以上 SI/PI 設計經驗，且具備 2 年以上團隊管理或 Project Lead 經驗

模擬軟體工具熟練度：
精通至少一種 3D/2D 電磁模擬工具：Ansys HFSS, Ansys SIwave, Keysight ADS, Cadence Sigrity (PowerSI/SPEED2000), Synopsys 等
熟悉 Cadence Allegro Layout / OrCAD 工具觀念與檔案格式（如 DSN, DXF, BRD 等）

量測儀器操作經驗：
具備 VNA (Vector Network Analyzer)、TDR、High-bandwidth Scope 操作與校正 (Calibration) 能力

專業知識：
深厚的高速傳輸理論基礎（S-parameters, Crosstalk, De-embedding, Equalization: CTLE/FFE/DFE, Jitter budget）
熟悉主流 Server 高速匯流排規範（PCIe Gen 4/5/6, DDR5/DDR6, 100G/400G Ethernet, CXL 等）

加分條件：
具備 AI Server / GPU Baseboard (OAM/UBB) / High-Density Server 開發經驗
熟悉 112G PAM4 / 224G SerDes 模擬與驗證技術
具備 Co-Packaged Optics (CPO) 或光電訊號傳輸相關知識者佳
良好的英文溝通與撰寫能力，能直接與客戶溝通技術細節