Soc Design Engineer
Summary
Designs and integrates low-power SoC hardware for AI accelerators using RISC-V/ARM, AMBA AXI buses, and RTL-to-synthesis flows in a fabless neuromorphic semiconductor startup.
About
iHW는 현대 디지털 컴퓨팅의 한계를 극복하기 위해, 메모리와 연산을 한 곳에서 수행하는 뉴로모픽 컴퓨팅 기반의 AI 반도체를 개발하는 팹리스 기업입니다. 당사는 메모리 소자를 연산에 직접 활용하는 ACiM(Analog Compute in-Memory) 기술을 적용하여, 세계 최초로 8bit weight ACiM 실리콘 검증에 성공한 뒤 이를 통한 MobileNet 시연을 선보이며 기술력을 실증해 왔습니다.
이러한 기술력을 바탕으로 iHW는 국내 유수의 투자사들로부터 Pre-Series A 120억원의 투자를 유치하였고, 정부 R&D 과제를 연이어 수주하여 안정적인 개발 환경을 구축하였습니다. 또한 회로 설계·소자·알고리즘·AI 모델 전 영역에 걸쳐 51건의 특허(19건 등록)를 확보하며 탄탄한 기술 포트폴리오를 갖추고 있습니다.
iHW는 GPU·TPU·NPU를 뛰어넘는 전력 효율과 정확도를 바탕으로, 온센서 AI와 온디바이스 AI를 위한 엣지 AI 하드웨어를 주력으로 개발하고 있습니다. 나아가 소프트웨어 스택 확장을 통해 그동안 전력 한계로 구현이 어려웠던 새로운 AI 응용 분야를 개척하고, 장기적으로는 폭증하는 데이터센터 전력 부담을 해결할 서버·데이터센터용 AI 하드웨어와 LLM 시장으로 영역을 확장해 나가고자 합니다. 궁극적으로 초저전력 컴퓨팅 기술을 통해 AI의 성장과 환경 문제를 동시에 해결하며, 추론 시대의 새로운 표준을 제시하는 핵심 파트너가 되겠습니다.
Responsibilities
• Full chip SoC
• Full chip 및 서브 블록 RTL 통합
• Full chip 레벨의 Front-End 작업 수행 (Lint, CDC, Synthesis, Formal Verification, SDC 스크립트 작성 등)
• Design 환경 및 버전 관리 (EDA Workflow 및 Git 기반 환경 유지)
• IP / Design Kit (DK) / Library 관리
• Sub-System 아키텍쳐 설계 및 IP 개발
• CPU Subsystem 설계 (RISC-V 또는 ARM 기반, MMU, Debug Module 등)
• AMBA AXI3/AXI4 기반의 Bus 아키텍처 설계 및 인터커넥트 구성
• Clock / Reset / Power 제어 로직 설계 및 검증
• 주요 Sub-block 개발 (DMA, Peripheral 등)
• System 수준의 성능 분석 및 아키텍처 최적화
Requirements
• 전자공학, 컴퓨터공학 또는 관련 분야 학사 이상 학위 보유자
• Verilog / System Verilog 이용한 RTL 설계 경험
• System IP들에 대한 높은 이해
• Clock Domain Crossing (CDC)에 대한 명확한 이해 및 실무 경험
• 주요 EDA 툴 사용 경험 (RTL Simulation, Lint, CDC, Synthesis, Formal Verification 등)
Preferred
• RTL 및 SoC 설계 관련 업무 경력 6년 이상
• Design House와의 Back-End 연계 및 지원 경험
• DFT, FECO 및 양산 경험
Benefits
• 지원금/보험: 건강검진, 각종 경조사 지원
• 급여제도: 퇴직연금, 우수사원포상, 스톡옵션
• 선물: 명절선물/귀향비, 장기근속 선물
• 교육/생활: 자기계발비 지원, 식비 지원(점심, 저녁)
• 근무 환경: 안마실/안마의자, 스탠딩 책상
• 조직문화: 자유복장, 자유로운 연차사용, 출산 장려
• 출퇴근: 탄력근무제
• 리프레시: 연차, 경조휴가제, 포상휴가, 산전후 휴가, 육아휴직, 남성출산휴가