SoC设计高级工程师(CPU)

作为SoC CPU子系统架构工程师，您将负责设计复杂SoC芯片中的中央处理器子系统处理器核心选型与定制、多核拓扑设计、缓存层次结构、一致性协议及系统级低功耗管理策略设计完整的启动子系统架构，涵盖BootROM、安全启动链、固件加载机制及可信执行环境初始化流程推动内存子系统的架构设计，包括DDR/LPDDR控制器配置、地址空间规划、DMA引擎架构、IOMMU/SMMU虚拟化支持建立CPU子系统的PPA评估模型，支撑架构决策与软硬件协同验证

要求6年以上高性能CPU或SoC子系统架构经验，具备至少一次完整CPU子系统从架构定义到量产交付的完整经历；
熟悉硬件安全架构，包括安全启动流程、可信执行环境（TEE）、硬件安全模块（HSM/TPM/TEE OS）集成、密钥管理与加密引擎设计精通ARM v9架构；
精通SoC总线协议（AXI/ACE/CHI），能够设计高效的中断分发架构（GIC/PLIC）、时钟门控策略、电源域划分与切换机制熟练掌握缓存一致性协议（MOESI/MESIF/MESI）及其实现，有过ARM CMN或CI 项目实践经验具备完整的低功耗设计经验，包括CPU hotplug、动态电压频率调节（DVFS）、状态保持（Retention）、多电压/多阈值设计良好中后端沟通和协调能力加分项基于ARM CPU的AP或Server项目经验；
作为CPU子系统的负责人对OS有深刻理解和项目经验对AI相关Workload有深刻理解。