SoC验证工程师

·负责下一代高性能SoC的系统级验证策略制定与工程实现，涵盖多核CPU子系统、NPU/GPU加速器、DDR存储接口、高速IO（PCIe/USB/Display/Ethernet）及安全子系统等关键模块的完整验证闭环。
·主导从验证计划制定、环境搭建、用例开发到系统级回归测试及收敛 sign-off 的全流程，确保SoC在功能正确性、系统性能、功耗完整性及跨IP协同上的高质量交付，支撑复杂SOC芯片的一次流片成功。

·具备3年以上复杂AP芯片、大型AI芯片或高性能SoC的验证经验，且至少主导过一次从验证计划到Tape-out sign-off 的完整SoC验证项目
·精通UVM（Universal Verification Methodology）验证方法学，对系统级验证平台架构、Sequence机制、Scoreboard设计、Coverage模型及寄存器模型（RAL）有深入理解，能够独立搭建并维护大规模多IP协同验证环境
·深入理解SoC系统级验证的核心挑战，对多核一致性（Cache Coherency）、总线协议（AXI/ACE/CHI）、中断/时钟/复位管理、电源域切换及跨Die互联的验证策略有深刻认知
·具备卓越的验证收敛能力，精通系统级验证计划（Test Plan）制定、覆盖率（Code/Functional Coverage）分析、Bug 收敛管理及回归测试（Regression）优化，能够独立负责SoC Top-Level或关键子系统的验证 sign-off
·拥有丰富的仿真工具使用经验，精通VCS/Xcelium/Questa等主流仿真器及调试工具（Verdi/DVE），熟悉形式验证（Formal Verification）工具及系统级性能验证方法
·具备对验证效率与质量的深入理解，熟悉断言（SVA）设计、随机约束验证（CRV）、总线性能验证、仿真加速（Emulation/FPGA Prototyping）及后仿（Gate-Level Simulation）流程
·拥有与RTL设计、架构、物理设计及软件团队紧密协作的经验，能够基于系统架构 spec 和微架构文档制定精准验证策略，并驱动跨团队验证问题解决
·对硬件微架构有深刻理解，能够深入分析多核CPU、NPU加速器、NoC互连及存储子系统的结构，精准定位系统级Bug并指导设计修复

【加分项】
·主导过先进工艺（7nm及以下）复杂AP或大型AI芯片的SoC验证项目，具备多Die Chiplet或先进封装场景下的系统级验证经验
·熟悉系统级功耗验证（UPF-aware simulation）、低功耗状态切换验证及电源管理子系统（PMU）验证
·具备较强的设计沟通能力，能够推动验证驱动设计（Design-for-Verification）在SoC RTL阶段的落地与优化
·拥有Emulation（Palladium/Zebu/Veloce）或FPGA原型验证经验，能够主导系统级性能验证、软硬件协同验证及Boot-up流程验证