SoC整合數位IC設計工程師
Posted
Description
工作項目：
Design block integration / clcok-gen structure design / synthesis / timing analysis / LEC / scan-insert.
應徵條件：
1. 碩士以上; 電機工程、電信工程、電子工程、資訊科學等相關科系畢業為主。
2. 具2年以上 SoC整合或 synthesis/sta等相關經驗者為佳。
2 views last year
ASIC设计工程师（混合信号/高速接口）-Data（北京）
APAC
China
1、高速接口IP架构建模以及分析； 2、高速接口IP数字RTL实现； 3、高速接口IP回片测试。 1、微电子、计算机等相关专业本科及以上学历，对芯片前端设计有深入理解，精通Verilog等硬件设计语言； 2、有高速接口、高速时钟等混合信号IP设计经验； 3、熟悉计算机体系结构，熟悉AMBA等总线接口协议； 4、熟练掌握常见的脚本语言，如TCL/Perl/Makefile/Python等。 加分项：…
PCIe Perl
2 views last year
ASIC设计工程师（混合信号/高速接口）-芯片研发
APAC
China
1、高速接口IP架构建模以及分析； 2、高速接口IP数字RTL实现； 3、高速接口IP回片测试。 1、微电子、计算机等相关专业本科及以上学历，对芯片前端设计有深入理解，精通Verilog等硬件设计语言； 2、有高速接口、高速时钟等混合信号IP设计经验； 3、熟悉计算机体系结构，熟悉AMBA等总线接口协议； 4、熟练掌握常见的脚本语言，如TCL/Perl/Makefile/Python等。 加分选项：…
PCIe Perl