中前端设计工程师

我们寻找一位数字芯片中前端设计工程师，你将深度参与从RTL设计到网表交付的全流程。
职位描述：
RTL设计与集成：负责关键数字模块（如DSP、高速接口CRG等）的RTL编码、功能验证，确保代码满足功能与PPA目标。
1. 中端实现与交付：主导模块或IP从RTL到Netlist的完整实现流程，包括逻辑综合、形式验证、时序约束（SDC）开发与验证，并具备PPA分析与优化能力。
2. 低功耗与可测试性设计：负责低功耗设计，包括UPF编写与验证；负责DFT可测性设计（如Scan、MBIST、BSCAN）及相关验证工作。
3. 时序签核与质量保障：完成静态时序分析（STA），确保时序收敛。负责与综合、网表、STA等相关的流片签核（sign-off）工作，检查各种特殊时序场景（Special check）。
4. 协同设计：与前端架构、算法团队紧密配合，理解需求并指导设计优化；与物理设计团队协同工作，加速设计迭代与收敛。

1. 学历与经验：微电子、电子工程、通信等相关专业硕士以上学历，5~10年数字芯片工作经验；
2. 专业知识与技能：
精通RTL设计和脚本语言（例如TCL，Perl，Python等) ;熟悉高速接口IP优先，有低功耗优化相关的经验优先，有高速数字设计经验者优先。
3. 熟练掌握逻辑综合、STA时序收敛、形式验证、DFT设计的方法与流程，具备低功耗设计（UPF）和DFT（扫描链、MBIST）的实践经验和知识；
4. 熟练使用业界主流EDA工具，包括但不限于综合工具、时序分析工具、形式验证工具等；
5. 具有良好的沟通能力，认真负责的工作态度，积极主动参与团队合作；有较强的分析/解决问题的能力，能在压力下工作，并主动寻求解决方案。