资深DDR固件开发工程师

1. DDR固件开发：负责DDR控制器固件的架构设计、开发与维护，涵盖DDR初始化流程、内存训练（Training）算法及校准逻辑的实现与优化。
2. JEDEC规范落地：深入理解并应用JEDEC DDR规范（DDR4/DDR5），确保固件实现完全符合标准协议要求。
3. 内存训练与调优：主导DDR读写训练（Write/Read Training）、ZQ校准、Vref训练等关键流程的开发与优化，解决信号完整性及稳定性问题。
4. 硅前开发与验证：在芯片流片前，基于FPGA原型平台、仿真环境（如Palladium/Veloce/Zebu）及ISS（Instruction Set Simulator）进行DDR固件的早期开发、验证与性能评估；配合架构团队完成内存子系统的功能验证与性能建模。
5. 硅后 bring-up 与调试：负责芯片回片后的DDR子系统 bring-up，利用示波器、逻辑分析仪、JTAG/Trace等工具进行底层硬件调试，快速定位并解决内存相关的开机失败、训练异常、时序问题及运行不稳定等硅后问题。
6. 服务器平台支持：针对服务器产品的多通道、多DIMM、高容量内存配置进行专项优化，支持RAS（可靠性、可用性、可服务性）特性开发。
7. 跨团队协作：与芯片架构、硬件设计、SI/PI、系统验证及测试团队紧密合作，推动内存子系统从硅前验证到硅后量产的完整交付。

• 学历背景：计算机科学、电子工程、通信工程或相关专业本科及以上学历。
• 工作经验：5年以上DDR固件或相关底层软件开发经验，有服务器/数据中心产品开发背景者优先。
• 技术能力：
• 深入理解JEDEC DDR规范（DDR4/DDR5），熟悉内存控制器的架构与工作原理；
• 精通DDR初始化流程及各类训练算法（Write Leveling、Read/Write Training、Gate Training、ZQ Calibration等）；
• 具备CPU芯片硅前（Pre-silicon）开发经验：熟悉FPGA原型验证、硬件仿真加速器（Palladium/Veloce/Zebu)，能够在流片前完成DDR固件的开发与验证；
• 具备CPU芯片硅后（Post-silicon）调试经验：精通芯片回片后的 bring-up 流程，熟练使用示波器、逻辑分析仪、JTAG/Trace等调试工具，能够快速定位并解决硅后内存相关问题；
• 熟悉ARM/x86服务器平台内存架构，了解多通道、RDIMM/LRDIMM等服务器内存配置；
• 精通C/C++及汇编语言，具备良好的代码架构设计能力；
• 软技能：具备独立分析问题与解决问题的能力，良好的团队协作与沟通能力，能够承受一定的工作压力。

---
加分项

• 有DDR5新规范落地经验或早期DDR5平台开发经验；
• 熟悉RAS特性（如ECC、Patrol Scrub、Memory Mirroring、Spare Rank等）的开发与实现；
• 具备SI/PI基础知识，能够与硬件团队协同解决信号完整性问题；
• 有大型服务器/芯片厂商（如Intel、AMD、Ampere、华为、海光、飞腾等）相关项目经验；
• 熟悉UEFI/BIOS固件架构，具备固件层面内存初始化开发经验；
• 有芯片 bring-up 团队管理经验或跨地域协作经验。