资深 SI/PI 工程师（Senior SI/PI Engineer）

1.跨团队协作：与 SoC 设计团队密切合作，对芯片、封装及板卡的信号完整性（SI）和电源完整性（PI）进行仿真、分析和优化。
2.仿真工程搭建：在研发（RD）阶段构建并维护 SI/PI 仿真工程，包括布局前后对比仿真，涵盖 S 参数、阻抗谱、眼图分析、抖动与噪声分离，以及浴缸曲线等关键指标。
3.设计指南制定：联动基板和 PCB 布局工程师，制定高速信号（HSS）和电源分配网络（PDN）设计规范与最佳实践。
4.供应链与外协管理：与 IP 厂商及 OSAT（封装测试服务商）保持沟通，深入了解封装材料、工艺及 PCB 加工流程，确保设计可制造性。
5.协议与标准：熟悉并掌握主流高速接口协议，如 IEEE 802.3（Ethernet）、OIF（光互连）、PCIe 以及 JEDEC 存储标准，能够指导信号完整性优化。

6.硕士或博士学历，电气工程、微波工程、物理、计算机科学或数学等相关专业，至少 2年及以上高速 SI/PI 仿真与验证经验。
7.扎实掌握电磁场理论与微波传输线原理，对时域与频域分析方法烂熟于心。
8.精通 Ansys HFSS、Cadence Sigrity、Mentor HyperLynx、Keysight ADS 或 CST 等仿真工具，能够独立完成复杂项目。
9.熟悉FFE/CTLE/DFE 等 SERDES 信号均衡电路设计和抖动分离理论。
10.能熟练使用示波器、网络分析仪（VNA）、时域反射仪（TDR/TDT）等实验室测试设备进行现场测量与数据分析。
11.具备优秀的跨部门技术沟通与汇报能力，能推动问题快速落地解决。
12.熟悉至少一种脚本语言（Python、Matlab 等）用于自动化仿真流程或数据后处理。
加分项
拥有 2.5D/3D TSV、多芯片模块（MCM）或高级封装（Fan-Out、CoWoS）项目实战经验。
具备测试夹具设计或仿真/测试流程自动化脚本开发能力。