综合工程师

1.负责综合、形式验证、CLP/VCLP、func eco等flow的搭建及维护
2.负责完成模块或顶层的逻辑综合、形式验证、CLP/VCLP、func eco等
3.负责RTL的准入规则制定
4.参与clock/reset方案、DFT方案、low power方案制定
5.协助前端，完成sdc/upf的编写与维护，mem选型，及代码评估
6.保证netlist/sdc/upf等数据的交付
7.协助后端，完成PPA优化，时序分析与收敛

1. 电子相关的BS或者MS
2. 3年+以上相关工作经验，熟悉syn/formal/clp/sta
3. 良好的逻辑电路思维能力，快速的定位问题
4. 认真负责的工作态度、良好的团队合作和交流沟通能力