Ingénieur Digital Verification senior FPGA/ASIC

Dans le cadre d’un projet ambitieux dans le secteur spatial, nous recherchons plusieurs ingénieurs expérimentés en Digital Verification.

Vous interviendrez sur la vérification fonctionnelle d’IP ainsi que sur la vérification au niveau Top Level. Vous participerez à l’analyse des spécifications fournies, à la création de nouveaux plans de tests ou à l’enrichissement des plans existants.

Le projet repose sur un flot de vérification spécifique basé sur Python. L’environnement technique comprend également SystemVerilog, le protocole AMBA AXI et les outils Questa/QuestaSim.

Vous serez responsable de la préparation, du développement et de l’exécution des activités de vérification relevant de votre périmètre. Vous devrez analyser les résultats, identifier les anomalies et contribuer à la couverture complète des exigences.

La mission exige une forte autonomie, une capacité à comprendre rapidement un environnement technique complexe et une aptitude à être opérationnel avec peu de supervision. Une expérience dans les environnements FPGA, ASIC ou spatial constituera un avantage important.

Profil recherché

Vous justifiez de plus de 5 ans d’expérience en Digital Verification ou en vérification numérique de circuits FPGA/ASIC.

Vous maîtrisez impérativement :

• Python, notamment pour la création ou l’utilisation de flots de vérification spécifiques ;

• SystemVerilog ;

• le protocole AMBA AXI ;

• Questa ou QuestaSim ;

• les méthodologies de vérification d’IP et de systèmes au niveau Top Level ;

• l’analyse de spécifications et la construction de plans de tests.

Vous êtes capable de prendre en charge vos activités de manière autonome, de vous adapter rapidement à un nouvel environnement et de travailler efficacement avec un niveau limité de supervision.

Une expérience dans les domaines FPGA, ASIC ou spatial est fortement appréciée.

Le contexte du projet nécessite un profil français ou européen. La maîtrise professionnelle de l’anglais est indispensable.