類比IC設計工程師R6
Posted
Description
工作項目：
1.高速 PLL 與 Serdes 的類比電路開發工作。
應徵條件：
1. 碩士以上，研究題目為PLL或 Serdes相關領域者佳，歡迎應屆畢業生投遞。
2 views last year
ASIC设计工程师（混合信号/高速接口）-芯片研发
APAC
China
1、高速接口IP架构建模以及分析； 2、高速接口IP数字RTL实现； 3、高速接口IP回片测试。 1、微电子、计算机等相关专业本科及以上学历，对芯片前端设计有深入理解，精通Verilog等硬件设计语言； 2、有高速接口、高速时钟等混合信号IP设计经验； 3、熟悉计算机体系结构，熟悉AMBA等总线接口协议； 4、熟练掌握常见的脚本语言，如TCL/Perl/Makefile/Python等。 加分选项：…
PCIe Perl
2 views last year
ASIC设计工程师（混合信号/高速接口）-Data（北京）
APAC
China
1、高速接口IP架构建模以及分析； 2、高速接口IP数字RTL实现； 3、高速接口IP回片测试。 1、微电子、计算机等相关专业本科及以上学历，对芯片前端设计有深入理解，精通Verilog等硬件设计语言； 2、有高速接口、高速时钟等混合信号IP设计经验； 3、熟悉计算机体系结构，熟悉AMBA等总线接口协议； 4、熟练掌握常见的脚本语言，如TCL/Perl/Makefile/Python等。 加分项：…
PCIe Perl
10 hours ago
(資深)FPGA/CPLD研發工程師(Server)
APAC
Taiwan
工作說明 1. 開發FPGA/CPLD功能並應用在Server MB及小卡上 2. 建立模擬平台、測試驗證及除錯 3. 建立技術文件 需求條件 擅長工具：CPLD,FPGA,Verilog 1. 熟悉Lattice and Intel FPGA晶片應用及開發流程 2. 熟悉Verilog, Diamond, Quartus, modelsim…等工具 3. 具備I2C, SPI, ESPI…等使用經驗 4.…
FPGA Verilog