類比IC設計工程師

本職務隸屬類比設計處，參與公司 USB、MIPI、PLL 等高速介面 IP 的電路設計與驗證。工作範圍涵蓋從電路架構、模組設計、整合到矽後驗證，並與數位、驗證、佈局、測試及封裝端協同，將 IP 推進至 tape-out 與量產。

【Job Description】
1.負責高速 SerDes / PHY 類比電路設計：TX driver、RX front-end、CDR、sampler 等。
2. PLL / clock 電路設計：LC / ring PLL、頻率合成、jitter 與 phase noise 分析。
3. USB（2.0 / 3.x）、MIPI（D-PHY / C-PHY / M-PHY）PHY 之模組設計與 full-chip 整合。
4. 執行 signal integrity、channel、jitter budget 分析，確保介面時序與訊號品質。
5. 進行數位 / 類比混合訊號協同模擬與 full-chip 驗證。
6. 撰寫設計規格、參與 design review，並與跨部門協作至量產導入。

【Required Qualifications】
1. 電機 / 電子相關碩士（含）以上，五年以上類比 / 混合訊號 IC 設計經驗。
2. 具備 high-speed SerDes 設計實作經驗，熟悉下列多數項目：
(1) TX：驅動器（CML / SST）、pre-emphasis / de-emphasis、serializer。
(2) RX：CTLE、DFE、CDR、equalization、de-serializer。
(3) PLL：低 jitter PLL / 頻率合成、phase noise 與 loop 分析。
3. 熟悉高速 I/O 之 signal integrity 與 jitter budget 分析方法。
(1) 具備數位 / 類比 co-simulation 經驗：Verilog-A / Verilog-AMS及 Spectre AMS 等 mixed-signal 協同模擬 flow。
(2)熟練 Cadence Virtuoso、Laker、Spectre / SpectreRF、HSPICE 等 EDA 工具。
(3)良好英文讀寫與跨部門溝通能力。

【Nice To Have】
1. 具 ESD 保護設計經驗：高速 I/O ESD 防護、HBM / CDM、ESD 與高速效能之 trade-off、latch-up 處理。
2. 具 USB-IF / MIPI 規範相容驗證或量產經驗。
3. 具 FinFET 先進製程類比設計經驗。
4. 具 EM 模擬（EMX / HFSS / ADS）及封裝 / board co-design 經驗。