PCIe 6.0 DSP 演算法工程師-新店

1.負責 PCIe 6.0 PHY DSP 演算法之設計、建模、模擬與驗證。
2.開發高速 SerDes 相關演算法，包含 equalization、CDR、timing recovery、adaptation 與 calibration。
3.使用 MATLAB / Python / C/C++ 建立系統模型，分析 BER、jitter、ISI、channel loss 與 link margin。
4.與 Analog / RTL / FW / Validation 團隊合作，完成演算法規格化、fixed-point 化與實作導入。
5.支援 pre-silicon 與 post-silicon 驗證、debug 與效能優化。