Connect over MCP — free, no account needed to search.FPGA developer position at СЭБЭП in Saint Petersburg: day-to-day digital hardware design described in Verilog/VHDL. Posted salary is 140,000–350,000 RUB gross; the posting provides no further details or requirements.
Зарплата: 140000–350000 RUR (до вычета налогов)
Разрабатывает и отлаживает проекты для ПЛИС на VHDL/Verilog, используя Vivado/ISE/Quartus и симуляторы Modelsim/Vivado/ISE.
Обязанности: разработка, анализ алгоритмов цифровой обработки сигналов и реализация их в ПЛИС; разработка сопроводительной документации и написание testbench-файлов(Verilog/SystemVerilog); разработка проектов ПЛИС…
Обязанности: реализация алгоритмов цифровой обработки сигналов под ПЛИС Xilinx на языке SystemVerilog; разработка новых и перенос существующих алгоритмов из Matlab на архитектуру ПЛИС; работа с высокоскоростными АЦП и…