數位IC驗證工程師P1
Posted
Description
工作項目：
Design verification, UVM
應徵條件：
1. 大學以上；電機、電機與控制、資訊科學、自動控制、電信、資訊工程、電子、動力機械相關科系畢業為主。
2. 具3~5年design verification 相關經驗者為佳。
(MD1680021)
2 views 3 years ago
数字IC验证工程师
APAC
China
1、负责IP的模块级以及子系统级验证，包括前仿与low power验证。 2、根据IP协议与设计规格，基于Coverage Driven Verification，完成各级验证交付。 3、负责验证平台的搭建和维护，验证用例的编写以及验证执行，覆盖率收集。 1、三年以上数字电路验证工作经验，微电子及电子类相关专业，硕士及以上学历。 2、熟练掌握验证语言（SystemVerilog），熟悉断言、功能覆盖率，熟悉AISC 验证流程。…
PCIe Perl Python SystemVerilog Tcl
11 views 3 days ago
數位電路設計工程師 / Digital Design Engineer_PM50
APAC
Taiwan
Winbond Electronics is hiring a Digital Design Engineer in Hsinchu, Taiwan to design flash memory logic circuits, data integrity algorithms, and data protection circuits, working with process, CAD, product test, and FAE teams. Core tech: memory chip design with RTL and Verilog/UVM verification.
CAD Uvm