【研發處】FPGA 數位邏輯設計工程師

【職位目的】
作為 IPG 全機研發團隊的核心成員，您將負責從演算法硬體化、ASIC 原型驗證到系統層級的通訊邏輯開發。您的工作直接影響植入式設備的脈衝精準度、低功耗表現及系統可靠性，是連接軟硬體與晶片設計的關鍵橋樑。

【主要職責】
ASIC 原型驗證與模擬：
在專用晶片 (ASIC) 開發前期，利用 FPGA 進行硬體原型模擬與功能驗證。
撰寫高效能 Testbench 與進行 RTL 模擬，確保邏輯設計符合醫材高規格安全需求。

刺激演算法硬體化：
實作並優化脈衝生成 (Pulse Generation) 邏輯，包含頻率、振幅、相位之精密控制。
負責數位訊號處理 (DSP) 模組設計，如生理訊號濾波器 (FIR/IIR) 或特徵提取。

系統整合與通訊協議：
開發並驗證 IPG 內部與外部通訊協議（如：SPI, I2C, BLE Controller, 或專屬高安全無線連結）。與韌體工程師協作，優化硬體暫存器配置與中斷控制邏輯。

低功耗與可靠性優化：
實作 Clock Gating、多時鐘域設計以極小化系統待機與運行功耗。
進行靜態時序分析 (STA) 與 Timing Closure，確保系統在極端環境下穩定。

法規文件撰寫：
依據 IEC 62304 / ISO 13485 標準，撰寫設計規範 (Design Spec)、驗證報告與技術文件。

【技術需求】
語言與工具： 精通 Verilog 或 VHDL；熟練使用 Vivado, Quartus, 或 ModelSim/Questa。
硬體經驗： 具備 Xilinx (Artix/Kintex) 或 Intel (Cyclone/MAX) 開發經驗。
數位電路： 熟悉數位電路基礎、時序收斂、FSM (有限狀態機) 設計。
學歷背景： 電機、電子、計算機工程等相關科系碩士以上。
【加分項目】
具備 ASIC Tape-out 經驗或熟悉數位 IC 設計流程。
有 Matlab/Simulink 演算法開發或 C/C++ 嵌入式系統背景。
熟悉醫療器材相關規範（如：電磁相容性 EMI/EMC 處理經驗）。
曾處理過 Low Power Design 或是 Closed-loop System 者優先。