/

Search jobs inside your AI agent.

Connect over MCP — free, no account needed to search.

Realtek

Jobs Hiring Closed Discussion

50 jobs

Posted Sort

50 jobs Posted Sort

116年度研發替代役&預聘_應屆畢業人才-類比IC設計工程師

應徵條件： 1. 瑞昱強力招募(1)116年度研發替代役及(2)預聘116年應屆畢業之碩士、博士生。 2. 碩士以上之電子、電機、電信、電控、資工等相關科系。 3. 具備下列任一條件者佳： a. 熟 C、C++、Assembly、Linux、SPICE、Matlab、Cadence EDA 環境。 b. 熟類比電路設計、數位信號處理及有興趣者。 c. 對 PAM4 SerDes (112G/224G)、Optical…

Assembly C++ Linux MATLAB SerDes

116年度研發替代役&預聘_應屆畢業人才-數位IC驗證工程師

應徵條件： 1. 瑞昱強力招募(1)116年度研發替代役及(2)預聘116年應屆畢業之碩士、博士生。 2. 碩士以上之電子、電機、電信、電控、資工、資科等相關科系，並具備下列任一條件者佳： a. 熟悉 C/C++、硬體描述語言 (Verilog) 和驗證語言 (Vera/systemVerilog)。 b. 具 IC 設計經驗者佳。 c. 對晶片設計驗證或程式設計有濃厚興趣者。

C++ SystemVerilog Verilog

116年度研發替代役&預聘_應屆畢業人才-數位IC設計工程師

應徵條件： 1. 瑞昱強力招募(1)116年度研發替代役及(2)預聘116年應屆畢業之碩士、博士生。 2. 碩士以上之電子、電機、電信、電控、資工、資科等相關科系，並具備下列任一條件者佳： a. 熟悉數位信號處理、數位通信系統。 b. 熟悉於影像系統或數位影像處理，或影像壓縮/解壓縮演算法。 c. 熟悉計算機架構或對 SoC 設計有興趣者。 d. 具有電路設計、製程整合、元件經驗或有興趣者。 e. 熟悉 HDL 設計。 f.…

116年度研發替代役&預聘_應屆畢業人才-射頻(RF)IC設計工程師

應徵條件： 1. 瑞昱強力招募(1)116年度研發替代役及(2)預聘116年應屆畢業之碩士、博士生。 2. 碩士以上之電子、電機、電信等相關科系，並具備下列任一條件者佳： a. 對 RF IC 設計有興趣者。 b. 熟 CMOS/SiGe RF 設計及通訊系統經驗尤佳。

PCB Layout工程師

工作項目： 1. 熟悉PADS Layout軟體 2. PCB 零件建立與和文件管理歸檔 3. 進行PCB佈局和Layout走線，並生成PCB生產需要的Gerber文件 4. 有PADS Layout相關經驗佳 5. 其他主管交辦工作事項應徵條件：工作經驗不拘，有PADS相關layout經驗佳

生醫訊號類比電路工程師

職務內容：開發生醫感測器及周邊類比電路徵才條件： 1. 碩士以上，具低雜訊低功耗類比電路設計經驗 2. 有SDM電路經驗尤佳

數位IC設計工程師M2

工作項目： DDR3/DDR4/LPDDR3/4 memory control數位電路設計。應徵條件： 1. 碩士以上; 科系不拘。 2. 具1年以上 DDR memory control開發相關經驗者為佳。

SLD數位IC設計工程師/資深工程師

工作項目： 1. Finding solutions for creative applications. 2. RTL coding for function implementation, including simulation. 3. Discuss function spec with system designer 4. Architecture planning for circuit design. 5.…

GPU Perl Rtl Verilog

數位IC驗證工程師R2

工作項目： Verification for High Speed PHY projects, which includes: 1. Responsibility for test plans, testbench documentation and implementation. 2. Use SystemVerilog language, SVA and UVM methodology for block level…

Rtl SystemVerilog Uvm

CPU數位IC設計工程師

工作項目： Microprocessor design. Desired skills and experience includes: 1. Knowledge of DSP, microprocessor and computer architecture fundamentals. 2. Experience in RTL design and ability to make trade-offs between power,…

CPU數位IC驗證工程師

Verification for microprocessor designs. Desired skills and experience includes: 1. Experience in processor design verification: test planning, testbench development, and documentation 2. Knowledge of assembly…

Assembly C++ Perl Python SystemVerilog +1 skills

DSP & RFC數位IC設計工程師

工作項目： RFC DSP or High speed PHY相關設計。應徵條件： 1. 碩士以上; 電機工程、電信工程、電控工程、電子工程、動力機械、自動控制、通訊工程等相關科系畢業為主。 2. 無經驗可；具3年以上下列相關經驗之一者尤佳： (1) RF相關 calibration(DSP)設計經驗。 (2) High speed PHY(USB2/3, PCIe, SATA, HDMI)相關設計經驗。 (3) 熟悉數位…

IO電路設計工程師

工作項目： 1. 先進製程 IO pad 電路設計, ESD 問題排除. IO pad SI/ PI 分析。 2. 特殊用途/ 規格 IO 的規格分析，電路設計與開發。應徵條件： 1. 碩士以上；電機電子相關系所畢業，曾修習電子電路設計。 2. 工作經驗：具備GPIO或DDR IO 電路設計經驗為主, 若有半導體物理, ESD/Latch-up 問題處理經驗尤佳。 3. 年資不限, 有經驗優先考慮。

數位IC設計工程師R1

工作項目： 1. HS design verification. 2. 開發 USB3.2及 PCIe4.0 3. DV協助 HS & RFC. 應徵條件： 1. 碩士以上; 電機工程、電信工程、電控工程、電子工程、資訊工程、自動控制、通訊工程相關科系畢業為主。 2. 具 HS/SERDES/DSP相關電路設計經驗者尤佳。 3. 具 design verification經驗者尤佳。

類比IC設計工程師R7

工作項目： 1. 投入wifi 11ax類比電路開發工作。 2. 投入10G Base-T及2.5G Base-T類比電路開發工作。 3. 投入Long Distance Ethernet類比電路開發工作。 4. 投入Giga automotive類比電路開發工作。應徵條件： 1. 碩士以上; 電機工程、電信工程、電控工程、電子工程相關科系畢業為主。 2. 有 ADC/DAC/PLL經驗尤佳。

SOC數位IC設計工程師

工作項目： SOC平台開發應徵條件： 1.碩士以上;電機工程、電信工程、電控工程、電子工程、資訊工程、動力機械、自動控制、通訊工程相關科系畢業為主 2.熟悉數位IC設計流程與工具，有SOC平台開發經驗者為佳。 (MD1850022)

類比IC設計工程師R6

工作項目： 1.高速 PLL 與 Serdes 的類比電路開發工作。應徵條件： 1. 碩士以上，研究題目為PLL或 Serdes相關領域者佳，歡迎應屆畢業生投遞。

射頻IC設計工程師

工作項目： 1.熟悉CMOS 射頻或類比混合訊號電路設計, 如 PA/LNA/VCO/PLL/LPF…等電路 2.具備RF Transceiver架構及系統知識. 應徵條件： 1.碩士以上;電機工程、電信工程、電控工程、電子工程相關科系畢業為主 (MD17B0001)(MD17C0025)

資深數位IC驗證工程師C4(台南)

工作項目： 1. 開發維護 in-house VIP 2. 支援產品線 IC 驗證計劃工作地點：台南科學園區應徵條件： 1. 大學、碩士以上；電機、電機與控制、資訊科學、自動控制、通訊工程、電信、資訊工程、電子、動力機械相關科系畢業為主。 2. 熟悉 SystemVerilog 驗證語言和 perl 相關 scripts。 3. 熟悉 UVM 或 VMM methodology 。 4. 熟悉 PCIE/USB/SATA 等…

PCIe Perl SystemVerilog Uvm

IC Layout工程師C1

工作項目： IC Fully Layout. 應徵條件： 1. 大學以上; 電機、電機與控制、電子等相關科系畢業為主。 2. 需會操作 Virtuoso XL/Mentor Calibre verification/Totem。 3. 具備 Fin-FET先進製程及 ESD、latch up、IR/EM相關知識。 4. 具 Mixed mode佈局相關經驗者尤佳。