【知名美商半導體公司】Lead SoC Architect｜SoC 系統架構技術主管

【工作內容】

負責複雜半導體產品之 SoC（System-on-Chip）整體系統架構規劃、子系統劃分及整合。
制定系統架構規格、介面定義與微架構（Microarchitecture）設計需求。
進行晶片效能、功耗、面積、頻寬、延遲及系統擴充性分析，提出架構最佳化方案。
負責記憶體階層、NoC（Network-on-Chip）、晶片互連、Cache 結構及 Cache Coherency 架構設計。
使用 C/C++、SystemC 或相關工具進行系統建模、效能模擬、工作負載分析及效能瓶頸診斷。
評估與整合 CPU、GPU、NPU、PCIe、DDR／LPDDR、Ethernet、多媒體及安全性等相關 IP。
與 RTL Design、Verification、Physical Design、Firmware、Software 及 System Engineering 團隊密切合作，推動晶片開發。
參與晶片初次啟動（Silicon Bring-up）、除錯、效能調校及晶片完成後的最佳化。
主導跨團隊技術討論與架構決策，並參與長期技術發展及產品路線規劃。

【必要條件】

電機、電子、電腦工程、資訊工程、資訊科學或相關科系學士／碩士學位。
具備 10 年以上 SoC Architecture、ASIC Development 或複雜半導體系統設計相關經驗。
深入了解 SoC 系統架構、微架構設計及子系統整合。
具備 CPU／GPU／NPU、NoC／Interconnect、Cache Coherency、高速介面或記憶體子系統等其中一項或多項相關經驗。
熟悉 RTL 設計、硬體驗證方法及硬體／軟體協同設計概念。
具備系統架構建模、效能分析或模擬工具使用經驗。
具備良好的技術問題分析、溝通協調及跨團隊技術領導能力。

【加分條件】

具備 AI Accelerator、GPU、Networking、RISC-V 或 Datacenter SoC 架構設計經驗。
具備 Chiplet／Multi-die 架構、先進製程或先進封裝整合經驗。
熟悉 AMBA／AXI／CHI、PCIe／CXL／UCIe 等相關協定。
具備 FPGA Prototyping、Emulation 或 System-level Validation 經驗。
熟悉 Linux Driver、Runtime Software 或系統軟體架構。
曾帶領跨 RTL、驗證、實體設計及軟體團隊進行技術開發。

【工作地點】

臺北/新竹

【職務特色】

此職位為資深技術領導角色，需兼具系統架構規劃、技術決策、實際設計參與及跨團隊協作能力，將參與新一代高效能運算平台與先進半導體產品的開發。