資深 FPGA 工程師｜影像處理／Zynq UltraScale+

工作內容：

1.負責影像系統之 FPGA 架構規劃、設計及開發。
2.負責 RTL Coding、模組設計、Simulation、驗證與除錯。
3.負責影像處理相關功能之 FPGA 實作及效能優化。
4.負責高速 Video / Image Data Streaming 與影像傳輸整合。
5.負責 Zynq UltraScale+ MPSoC 晶片中 PL 端（Programmable Logic）之架構設計與開發。
6.負責 AXI Bus、AXI4-Stream、DMA 等 FPGA 系統介面整合。
7.與軟體、韌體及硬體工程師進行系統整合與問題分析。
8.負責 FPGA 系統功能驗證、效能分析及問題排除。

必備條件：
1.熟悉 Verilog／SystemVerilog／VHDL 等 RTL Coding。
2.具備 Xilinx Vivado FPGA 專案開發經驗。
3.具備 Zynq／Zynq UltraScale+ MPSoC 開發經驗。
4.熟悉 AXI／AXI4-Stream 等 FPGA 系統介面。
5.具備高速 Video／Image Processing 開發經驗。
6.具備 FPGA Simulation、Timing Analysis、Debug 及系統整合能力。
7.能獨立進行問題分析、除錯及完成 FPGA 系統整合。
8.具備良好溝通能力及跨部門合作能力。