Tech jobs — page 10 · freehire

/

Search jobs inside your AI agent. Grok Bot Connect over MCP — free, no account needed to search.

220 jobs

Posted Sort

220 jobs Posted Sort

SoC實體設計工程師P1

NewBe an early applicant APAC

工作項目： SoC Physical Design 應徵條件： 1. 碩士以上;電機工程、電子工程、資訊工程相關科系畢業為主。 2. 具2至3年相關經驗者為佳。

PKG封裝製程資深工程師/工程師

NewBe an early applicant APAC

工作項目: 1.Build-up FCCSP/FCBGA /wBGA基板技術和QFN/QFP開發與管理. 2.與基板廠及封裝廠合作並完成規劃之技術開發. 3.建立封裝技術平台,能與封裝廠部門合作與溝通,研究先進封裝技術開發, 封裝驗證與優化最佳封裝. 4.與Substrate layout and 電信部門互相支援與解決問題.找到最佳design rule . 應徵條件: 熟悉FCCSP/FCBGA/wBGA/QFN/QFP…

Monitor應用工程師

NewBe an early applicant APAC

工作項目：韌體撰寫及解決客戶問題應徵條件： 1. 碩士以上;電機工程、電信工程、電控工程、電子工程、資訊工程、資訊科學、動力機械、自動控制、通訊工程相關科系畢業為主 2. 熟悉 C語言 3. 熟悉 Orcad

影像處理系統設計工程師

NewBe an early applicant APAC

工作項目：視訊處理演算法開發, AI演算法開發, 演算法韌體實現。應徵條件： 1. 碩士以上; 電機工程、電信工程、電控工程、資訊工程相關科系畢業為主。 2. 熟悉 C++, python, matlab. 3. 熟悉 image processing, machine learning, computer vision. 4. 熟悉 SOC/embedded system演算法開發。

Computer Vision C++ Image Processing Machine Learning MATLAB +1 skills

IO電路設計工程師

NewBe an early applicant APAC

工作項目： 1. 先進製程 IO pad 電路設計, ESD 問題排除. IO pad SI/ PI 分析。 2. 特殊用途/ 規格 IO 的規格分析，電路設計與開發。應徵條件： 1. 碩士以上；電機電子相關系所畢業，曾修習電子電路設計。 2. 工作經驗：具備GPIO或DDR IO 電路設計經驗為主, 若有半導體物理, ESD/Latch-up 問題處理經驗尤佳。 3. 年資不限, 有經驗優先考慮。

數位IC設計工程師R1

NewBe an early applicant APAC

工作項目： 1. HS design verification. 2. 開發 USB3.2及 PCIe4.0 3. DV協助 HS & RFC. 應徵條件： 1. 碩士以上; 電機工程、電信工程、電控工程、電子工程、資訊工程、自動控制、通訊工程相關科系畢業為主。 2. 具 HS/SERDES/DSP相關電路設計經驗者尤佳。 3. 具 design verification經驗者尤佳。

類比IC設計工程師R7

NewBe an early applicant APAC

工作項目： 1. 投入wifi 11ax類比電路開發工作。 2. 投入10G Base-T及2.5G Base-T類比電路開發工作。 3. 投入Long Distance Ethernet類比電路開發工作。 4. 投入Giga automotive類比電路開發工作。應徵條件： 1. 碩士以上; 電機工程、電信工程、電控工程、電子工程相關科系畢業為主。 2. 有 ADC/DAC/PLL經驗尤佳。

SSD演算法開發工程師

NewBe an early applicant APAC

工作項目： 1. 支援客戶要求的 customization feature開發。 2. 客戶問題協助解決。 3. SSD controller firmware design。 4. SATA/PCIE protocol firmware design。應徵條件： 1. 碩士以上; 電機工程、電信工程、電控工程、電子工程、資訊工程、資訊科學等相關科系畢業為主。

SOC數位IC設計工程師

NewBe an early applicant APAC

工作項目： SOC平台開發應徵條件： 1.碩士以上;電機工程、電信工程、電控工程、電子工程、資訊工程、動力機械、自動控制、通訊工程相關科系畢業為主 2.熟悉數位IC設計流程與工具，有SOC平台開發經驗者為佳。 (MD1850022)

類比IC設計工程師R6

NewBe an early applicant APAC

工作項目： 1.高速 PLL 與 Serdes 的類比電路開發工作。應徵條件： 1. 碩士以上，研究題目為PLL或 Serdes相關領域者佳，歡迎應屆畢業生投遞。

射頻IC設計工程師

NewBe an early applicant APAC

工作項目： 1.熟悉CMOS 射頻或類比混合訊號電路設計, 如 PA/LNA/VCO/PLL/LPF…等電路 2.具備RF Transceiver架構及系統知識. 應徵條件： 1.碩士以上;電機工程、電信工程、電控工程、電子工程相關科系畢業為主 (MD17B0001)(MD17C0025)

SoC實體設計工程師C1

NewBe an early applicant APAC

工作項目： 1. Physical implementation. 2. Hierarchical floorplan. 3. Auto Place&Route. 4. Clock tree synthesis. 5. signal integrity analysis. 6. static timing analysis. 7. dynamic power analysis. 8. physical verification.…

C++ Perl Signal Integrity Tcl

資深數位IC驗證工程師C4(台南)

NewBe an early applicant APAC

工作項目： 1. 開發維護 in-house VIP 2. 支援產品線 IC 驗證計劃工作地點：台南科學園區應徵條件： 1. 大學、碩士以上；電機、電機與控制、資訊科學、自動控制、通訊工程、電信、資訊工程、電子、動力機械相關科系畢業為主。 2. 熟悉 SystemVerilog 驗證語言和 perl 相關 scripts。 3. 熟悉 UVM 或 VMM methodology 。 4. 熟悉 PCIE/USB/SATA 等…

PCIe Perl SystemVerilog Uvm

IC Layout工程師C1

NewBe an early applicant APAC

工作項目： IC Fully Layout. 應徵條件： 1. 大學以上; 電機、電機與控制、電子等相關科系畢業為主。 2. 需會操作 Virtuoso XL/Mentor Calibre verification/Totem。 3. 具備 Fin-FET先進製程及 ESD、latch up、IR/EM相關知識。 4. 具 Mixed mode佈局相關經驗者尤佳。

類比IC設計工程師/資深工程師/專案主管R1

NewBe an early applicant APAC

工作項目：負責Serdes PHY與PCIe/SATA PHY的開發與維護工作應徵條件： 1. 碩士以上；電機、電機與控制、電信、電子相關科系畢業為主。 2. 具USB、SATA、PCIE、HDMI、DisplayPort等APHY相關電路設計經驗者為佳。 (MD17C0009)

射頻(RF)IC設計工程師R3

NewBe an early applicant APAC

工作項目：負責下列工作項目之一 1. RF Transceiver設計。 2. LNA/Mixer/PA/VCO設計。 3. RF Frequency Synthesizer設計。 4. PGA/LPF設計。 5. RF EM Modeling。應徵條件： 1. 碩士(含)以上; 電子電機、電控、電信、通訊等相關科系畢業。 2. 具射頻或類比電路工作經驗者。 3. 熟悉 Cadence EDA環境、Matlab。

Design Methodology/CAD工程師M1

NewBe an early applicant APAC

工作項目： IC physical designer (APR) 應徵條件：碩士以上; 電機工程、電子工程、資訊工程相關科系畢業為主。

類比IC設計工程師R5

NewBe an early applicant APAC

工作項目： 1.Type-C / PD Controller的類比電路開發工作。應徵條件： 1. 碩士以上；不拘相關科系畢業。 2. 三年以上高壓元件或電力電子相關技術領域設計經驗者佳。 (MD1850004)

可測試設計 (DFT) 工程師 / 資深工程師(台南)

NewBe an early applicant APAC

(1) 碩士以上電機、資訊相關科系畢業。 (2) 熟悉 Verilog RTL、Synthesis、Simulation、Timing Analysis 等相關 IC Design Flow。 (3) 熟悉 Design for Testability 技術，包含 Scan / ATPG、Delay Test、Memory BIST、Boundary Scan、Diagnosis 等。 (4) 有 DFT Tools (如 DFT…

數位IC驗證工程師R1

NewBe an early applicant APAC

工作項目： Verification for a CPU design project, which includes: Responsibility for test plans, testbench documentation and implementation. Use SystemVerilog language, SVA and UVM methodology for block and top level…

SystemVerilog Uvm